PCB原理圖常見錯(cuò)誤

1.ERC報(bào)告說pin沒有接入信號(hào)：
A.創(chuàng)建包時(shí)，為管腳定義輸入/輸出屬性；
b  .在創(chuàng)建或放置組件時(shí)修改了不一致的網(wǎng)格屬性，并且引腳和線沒有連接；
c創(chuàng)建組件時(shí)，引腳方向相反，必須在非引腳名稱端連接。
2.組件超出了繪圖邊界：并且在組件庫的圖表紙的中心沒有創(chuàng)建組件。
3.創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分傳輸?shù)絧cb:生成網(wǎng)表時(shí)不選擇全局。
4.使用由自己創(chuàng)建的多個(gè)零件組成的組件時(shí)，切勿使用注釋。